POWER架构能为人工智能这艘船撑起多大的帆

当前流行的包括X86和ARM在内的传统CPU处理器架构往往需要数百甚至上千条指令才能完成一个神经元的处理，但对于并不需要太多的程序指令，却需要海量数据运算的深度学习的计算需求，这种结构就显得非常笨拙。尤其是在当前功耗限制下无法通过提升CPU主频来加快指令执行速度，这种矛盾愈发不可调和，深度学习研究人员迫切需要一种替代硬件来满足海量数据的运算需求。